

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-115136

(43)公開日 平成7年(1995)5月2日

(51)Int.C1.<sup>6</sup>  
H01L 21/768  
21/316

識別記号 庁内整理番号  
G 7352-4M

F I  
H01L 21/90

技術表示箇所  
Q

審査請求 未請求 請求項の数4 O.L (全6頁)

(21)出願番号 特願平5-261980  
(22)出願日 平成5年(1993)10月20日

(71)出願人 000005108  
株式会社日立製作所  
東京都千代田区神田駿河台四丁目6番地  
(71)出願人 000220239  
東京応化工業株式会社  
神奈川県川崎市中原区中丸子150番地  
(72)発明者 大橋 直史  
東京都青梅市今井2326番地 株式会社日立  
製作所デバイス開発センタ内  
(72)発明者 根津 広樹  
東京都青梅市今井2326番地 株式会社日立  
製作所デバイス開発センタ内  
(74)代理人 弁理士 筒井 大和

最終頁に続く


(54)【発明の名称】半導体集積回路装置およびその製造方法

(57)【要約】

【目的】 高集積度、高信頼度でかつ製造が容易な半導体集積回路装置と、その製造技術を提供する。

【構成】 多層配線構造を有する半導体集積回路装置であって、有機基を含有する有機SOG剤を下層電気配線層8に塗布、乾燥してSOG膜9を形成し、その後、プラズマを印加しながら加熱してベークを行うものである。このことより、有機SOG剤を用いたSOG膜9に特有な処理を行って、無機化したSOG膜を得、下層電気配線層8および上層電気配線層12と化学反応が生じない高信頼度の平坦性の良いSOG膜9が得られるため、高集積度を達成することができる。

図 4



8 : 下層電気配線層  
9 : SOG膜  
12 : 上層電気配線層

## 【特許請求の範囲】

【請求項 1】 複数の半導体素子が形成されている半導体基板と、

前記半導体基板上に形成されている下層電気配線層と、前記下層電気配線層上に形成されているSOG膜と、前記SOG膜に形成されているスルーホールを通して前記下層電気配線層と電気的に接觸しており、前記SOG膜上に配置されている上層電気配線層とを有することを特徴とする半導体集積回路装置。

【請求項 2】 半導体基板に複数の半導体素子を形成する工程と、

前記半導体基板上に下層電気配線層を形成する工程と、前記下層電気配線層を含む半導体基板上に、前記半導体基板を回転させながら有機基を含有している有機SOG剤を塗布、乾燥してSOG膜を形成する工程と、前記工程の後に、前記SOG膜にプラズマを印加しながら、加熱してペークを行う工程と、前記SOG膜にスルーホールを形成する工程と、前記SOG膜を含む前記半導体基板上に上層電気配線層を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。

【請求項 3】 前記SOG膜にプラズマを印加しながら、有機基の分解と脱水縮合反応が同時に行われる温度範囲で加熱してペークを行うことを特徴とする請求項2記載の半導体集積回路装置の製造方法。

【請求項 4】 前記SOG膜に酸素雰囲気中で、周波数が13.56MHz、RFパワーが1.6kWの条件でプラズマを印加しながら、400～450℃の温度で加熱してペークを行うことを特徴とする請求項2または3記載の半導体集積回路装置の製造方法。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は、半導体集積回路装置およびその製造技術に関し、特に、多層配線構造を有する半導体集積回路装置に適用して有効な技術に関する。

## 【0002】

【従来の技術】 半導体集積回路装置は、ますます高集積化してきている。高集積度の半導体集積回路装置を得るためにには、電気配線層と層間絶縁膜とを相互に重ね合わせて多層配線構造として形成するようになってきている。層間絶縁膜としては、種々の材料を使用することが考えられるが、そのうちで、SOG(Spin On Glass)膜を使用することが考えられる。

【0003】 SOG膜は、ガラス形成剤の有機溶剤溶液をウェハ上に回転塗布(スピンドル)し、加熱処理して酸化シリコン膜を形成するもので、このようにして形成された酸化シリコン膜をSOG膜と称しているものである。SOG膜は、段差や凹凸の激しい多層配線構造の表面に塗布すると、表面が平坦化され、表面の平らな層間絶縁膜が形成できるという長所があるものである。

## 【0004】

【発明が解決しようとする課題】 ところで、SOG膜の材料として有機基を含有している有機SOG剤が通常使用されているが、そのSOG膜を多層配線構造の層間絶縁膜に使用すると、クラックが発生したり、電気配線層の材料とSOG膜の間に化学反応が生じたりして、そのまま使用することができないという問題があることを本発明者は見い出した。

【0005】 すなわち、多層配線構造の層間絶縁膜の形成方法としては、下層電気配線層を前記下層電気配線層と化学反応が発生せず、層間絶縁膜として高信頼度のプラズマ法により形成したプラズマ酸化シリコン膜により被覆し、次に有機基を含有している有機SOG剤を塗布してペークすることによって前記下層電気配線層間の凹凸や段差領域に前記有機SOG剤を埋め込み、平坦なSOG膜を得ることが考えられる。

【0006】 その後、前記SOG膜のエッチバックを行い、前記下層電気配線層上に蓄積されている前記SOG膜を取り除くと共に、スルーホール(コンタクト孔)開口時に前記SOG膜がスルーホール(コンタクト孔)領域に露出しないようにこの領域の前記SOG膜を取り除く作業を行う。スルーホール(コンタクト孔)領域の前記SOG膜を取り除くのは、そこに埋め込まれる上層電気配線層と前記SOG膜との間に化学反応が生じるのである。

【0007】 次に、前記SOG膜を被覆するように再度、層間絶縁膜として高信頼度のプラズマ酸化シリコン膜を形成し、3層構造の層間絶縁膜を構成する作業を行うことが考えられる。

【0008】 前述の場合の前記SOG膜の形成に際しては、アルコキシシランを加水分解、一部縮合させたポリシロキサン溶液を前記下層電気配線層を被覆している前記プラズマ酸化シリコン膜表面に塗布した後、加熱処理により脱水反応させ成膜する方法を採用している。また、成膜時の脱水反応にともなう体積収縮によるクラックの発生を防止するために、ポリシロキサンの一部に有機基を導入し、体積収縮時の応力を緩和した有機SOG剤を用いている。

【0009】 しかし、前記SOG膜は、膜中に含まれる有機基がスルーホール(コンタクト孔)形成後のレジスト除去のための酸素アッシャによって分解し、吸湿性の増加およびマイクロクラックの発生といった問題が生じることが分かった。そのため、スルーホール(コンタクト孔)側壁にSOG膜が露出することを防止することと、層間絶縁膜の平坦性を得るためなどの目的を達成するために、エッチバック法により下層電気配線層上のSOG膜の除去を行っている。

【0010】 一方、半導体集積回路装置の高集積化に伴う配線の多層構造化は、年を追う毎に加速されており、電気配線層間の段差の解消の必要性が高まっている。層

間段差の解消には、層間絶縁膜の下層となっているプラズマ酸化シリコン膜の薄膜化によってSOG流入領域を確保することが有効であるが、エッチバックのマージンが低下するという欠点がある。

【0011】そのため、SOG膜を層間絶縁膜として使用する多層配線構造を有する半導体集積回路装置を得ようとすると、信頼度や集積度の向上などの種々の点で問題があることが、本発明者によって明らかにされた。

【0012】本発明の1つの目的は、高集積度でかつ高信頼度の半導体集積回路装置を提供することにある。

【0013】本発明の他の目的は、高集積度、高信頼度でかつ製造が容易な半導体集積回路装置の製造技術を提供することにある。

【0014】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

#### 【0015】

【課題を解決するための手段】本発明において開示される発明のうち、代表的なものの概要を説明すれば、以下のとおりである。

【0016】本発明は、下層電気配線層と上層電気配線層と、その間の層間絶縁膜とからなる多層配線構造を有する半導体集積回路装置であって、有機基を含有する有機SOG剤を前記下層電気配線層に塗布、乾燥してSOG膜を形成し、その後、プラズマを印加しながら、加熱してペークを行うものである。

#### 【0017】

【作用】前記した手段によれば、層間絶縁膜として有機基を含有している有機SOG剤を用いてSOG膜を形成しており、それにプラズマを印加しながらペークを行っているために、SOG膜中の有機基の分解と脱水縮合反応が同時に行われ、無機化したSOG膜を得ることができるものである。そのため、電気配線層と化学反応が生じない高信頼度の層間絶縁膜が得られると共に、多層構造の配線を平坦性よくしかも寸法精度を高めて製造できるため高集積度を達成し得る。

#### 【0018】

【実施例】以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において同一機能を有するものは同一の符号を付し、重複する説明は省略する。

【0019】図1～図4は、本発明の一実施例である半導体集積回路装置およびその製造工程を示す断面図である。同図を用いて、本発明の半導体集積回路装置およびその具体的な製造方法について説明する。

【0020】まず、図1に示すように、例えばp型のシリコン単結晶からなる半導体基板1に電界効果型トランジスタであるMOSFETを形成する。すなわち、半導体基板1の表面に酸化シリコン膜からなる素子分離用のフィールド絶縁膜2を形成する。なお、図示していない

が前記フィールド絶縁膜2の下に反転防止用のチャネルストップ層を形成している。

【0021】次に、半導体基板1の表面のフィールド絶縁膜2によって囲まれた活性領域に酸化シリコン膜からなるゲート絶縁膜3を形成し、このゲート絶縁膜3上に多結晶シリコン膜からなるゲート電極4を形成する。ゲート電極4は、半導体基板1上に多結晶シリコン膜4および酸化シリコン膜からなる絶縁膜5を順次堆積し、これらを順次エッティングして形成する。

10 【0022】次に、半導体基板1にn型の不純物をイオン注入してソース、ドレインとなるn型半導体領域6を形成した後、ゲート電極4の側壁に酸化シリコン膜からなるサイドウォール絶縁膜7を形成する。

【0023】次に、図2に示すように、半導体基板1上に電気配線層（下層電気配線層）8を形成する。前記下層電気配線層8の材料は、多結晶シリコン膜や多結晶シリコン膜と高融点シリサイド膜との積層膜それにアルミニウム膜など電気導電性のあるものならばどのような組み合わせでもよい。

20 【0024】次に、下層電気配線層8が形成された後に、スピナに半導体基板1をセットし、半導体基板1を回転させながらその表面に有機基を含有している有機SOG剤を塗布し、SOG膜9を形成する。

【0025】前記SOG膜9の形成にあたっては、アルコキシシランを加水分解、一部縮重合させたポリシロキサン溶液を前記下層電気配線層8表面に塗布している。また、成膜時の脱水反応にともなう体積収縮によるクラックの発生を防止するために、ポリシロキサンの一部に有機基を導入し、体積収縮時の応力を緩和した有機基を含有している有機SOG剤を用いている。

30 【0026】次に、塗布された前記SOG膜9を、例えば200°Cで加熱することによって有機溶剤を蒸発させる。

【0027】その後、前記SOG膜9にプラズマを印加しながら、有機基の分解と脱水縮合反応が同時に行われる温度範囲で加熱してペークを行う。具体的には、酸素雰囲気中で、周波数が13.56MHz、RFパワーが1.6kWの条件でプラズマを印加しながら400～450°Cの温度でペークを行う。この作業によって前記下層電気配線層8間の凹部や段差領域に前記SOG膜9を埋め込むとともに、平坦な表面を有する前記SOG膜9を得ることができる。

40 【0028】本実施例によって形成した前記SOG膜9のフーリエ変換赤外吸収（FT-IR）を図5に示す。この測定結果からは、メトキシシランSi-CH<sub>3</sub>基による吸光量のピークは全くなくなってしまい、それゆえに有機基は確認されず、SOG膜9の無機化が行われていることが確認できる。

【0029】また、本実施例により形成した前記SOG膜9、つまり、有機SOG剤を下層電気配線層8に塗布

し、200°Cで加熱することによって有機溶剤を蒸発させた後、酸素雰囲気中で、周波数が13.56MHz、RFパワーが1.6kWの条件でプラズマを印加しながら450°Cの温度でピークを行って得られた前記SOG膜9の水分ディガス(Degas)量は1.46であった。これと比較して、有機SOG剤を下層電気配線層8に塗布し、200°Cで加熱することによって有機溶剤を蒸発させた後450°Cの温度でピークを行い、そのピーク後に追加処理として酸素雰囲気中で周波数が13.56MHz、RFパワーが1.6kWの条件でプラズマ処理をして得られた前記SOG膜9の水分ディガス(Degas)量は1.96であった。

【0030】水分ディガス(Degas)量とは分子量18(水の分子量)のTDSピーク面積を膜厚で割ったものであり、この量が少ないほど膜中に含まれている含有水分量が少ないと対応している。なお、前記のTDSとは測定器の名称を示すものである。

【0031】この結果から、本実施例のプロセスによって得られた前記SOG膜9は、含有水分量が少ないと認められる。

【0032】次に、前記SOG膜9を表面部から徐々に取り除いていくためにプラズマバッタリング法などにより前記SOG膜9のエッチバックを行い、前記下層電気配線層8上に蓄積されている前記SOG膜9を取り除く作業を行う。なお、この工程は、前記SOG膜9の加熱処理とプラズマを印加しながらのピーク処理を行う前記工程の前の段階で行ってもよい。

【0033】次に、図3に示すように、前記SOG膜9を被覆するようにフォトレジスト膜10を形成し、そのフォトレジスト膜10をマスクとして前記SOG膜9を選択的にエッチングして取り除き、層間絶縁膜である前記SOG膜9にスルーホール(コンタクト孔)11を形成する。その後、不要となったフォトレジスト膜10を酸素アッシャにより取り除く作業を行う。

【0034】次に、図4に示すように、導電性多結晶シリコン膜などの電気導電性材料を用いて前記下層電気配線層8と電気的に接触する上層電気配線層12を形成する。その後、必要に応じて、フォトエッチング技術を用いて前記上層電気配線層12を選択的に除去して配線パターンを有する上層電気配線層12を形成することにより、層間絶縁膜として前記SOG膜9を有する半導体集積回路装置を形成する。

【0035】前記上層電気配線層12の材料としては、導電性多結晶シリコン膜や多結晶シリコン膜と高融点シリサイド膜との積層膜それにアルミニウム膜など、電気導電性のあるものならばどのような組み合わせでもよい。さらに、図示しないが、前記上層電気配線層12上に新たに形成した層間絶縁膜を介して多層の電気配線層を設けることができる。

【0036】本実施例によれば、プラズマを印加しなが

らベークを行うために、前記SOG膜9中の有機基の分解と脱水縮合反応が同時に行われ、無機化した前記SOG膜9を得ることができる。この処理によって得られた前記SOG膜9は有機基が確認されず、SOGの無機化が行われている。また、含有水分量も極めて少なく層間絶縁膜として高信頼度の前記SOG膜9が得られることができるものである。

【0037】さらに、本実施例によれば、有機基を含有する有機SOG剤を使用して諸特性の良い前記SOG膜9を多層配線構造の層間絶縁膜に使用することができ、前述したように特有なSOG膜の処理を採用していることにより、クラックが発生したり、電気配線層の材料と前記SOG膜9の間に化学反応が生じたりすることがないため、下層電気配線層8と上層電気配線層12とを電気接続するためのスルーホール11領域にも前記SOG膜9をそのまま露出した形で使用することができる。このため、多層配線構造を寸法精度を高く、しかもコンパクトに形成でき、高集積化ができると共に、その製造も容易になる以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0038】たとえば、前記実施例においては、層間絶縁膜としてSOG膜のみを使用したが、そのSOG膜の上下に層間絶縁膜として高信頼度のプラズマ酸化シリコン膜を形成した3層構造の層間絶縁膜の態様とすることができる。

【0039】また、前記実施例では、MOSFETを半導体基板に設けた半導体集積回路装置であったが、半導体基板にはバイポーラトランジスタを設けたり、MOSFETとバイポーラトランジスタとを組み合わせたBi-MOSあるいはBiCMOS構造などの種々の半導体集積回路装置に適用しうるものである。

#### 【0040】

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。

【0041】本発明によれば、多層配線構造の層間絶縁膜として有機基を含有する有機SOG剤を下層電気配線層に塗布、乾燥してSOG膜を形成し、その後、プラズマを印加しながら加熱してピークを行って無機化したSOG膜を形成し、それを層間絶縁膜として用いるものである。

【0042】このことより、層間絶縁膜として有機基を含有している有機SOG剤を用いてSOG膜を形成しており、それにプラズマを印加しながらベークを行っているためにSOG膜中の有機基の分解と脱水縮合反応が同時に行われ、無機化したSOG膜を得ることができるものである。

【0043】それゆえに、電気配線層と化学反応が生じ

ない高信頼度の層間絶縁膜が得られると共に、多層構造の配線を平坦性よくしかも寸法精度を高めて製造できるため、半導体集積回路装置の高集積度を達成することができる。

## 【図面の簡単な説明】

【図 1】本発明の一実施例である半導体集積回路装置の製造工程を示す断面図である。

【図 2】本発明の一実施例である半導体集積回路装置の製造工程を示す断面図である。

【図 3】本発明の一実施例である半導体集積回路装置の 10 製造工程を示す断面図である。

【図 4】本発明の一実施例である半導体集積回路装置の製造工程を示す断面図である。

【図 5】本発明の一実施例であるSOG膜9のフーリエ


変換赤外吸収(F T - I R)を示す図である。

## 【符号の説明】

- 1 半導体基板
- 2 フィールド絶縁膜
- 3 ゲート絶縁膜
- 4 ゲート電極(多結晶シリコン膜)
- 5 絶縁膜
- 6 ソース、ドレインとなるn型半導体領域
- 7 サイドウォール絶縁膜
- 8 下層電気配線層
- 9 SOG膜
- 10 フォトレジスト膜
- 11 スルーホール(コンタクト孔)
- 12 上層電気配線層


【図 1】

図 1




【図 2】

図 2




【図 3】

図 3



【図 4】


図 4



8 : 下層電気配線層  
9 : SOG膜  
12 : 上層電気配線層

【図 5】

図 5




---

フロントページの続き

(72)発明者 大和田 伸郎  
東京都青梅市今井2326番地 株式会社日立  
製作所デバイス開発センタ内

(72)発明者 淩 光朗  
神奈川県川崎市中原区中丸子150番地 東  
京応化工業株式会社内